This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-141477

(43)Date of publication of application: 17.05.2002

(51)Int.CI.

H01L 27/10 H01L 21/8247 H01L 27/115 H01L 29/788 H01L 29/792

(21)Application number: 2000-333719

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

31.10.2000

(72)Inventor: HOSONO KOJI


NAKAMURA HIROSHI **IMAMIYA KENICHI**

TANAKA TOMOHARU

(54) SEMICONDUCTOR MEMORY

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor memory capable of eliminating the need of uselessly prolonging a distance between transfer transistors and reducing the pattern occupancy area of a row decoder by appropriately arranging the transfer transistors. SOLUTION: By turning the addresses of the word lines of upper, lower, left and right transfer transistors 3 provided in the row decoder to non- successive allocations, the two transfer transistors 3 corresponding to adjacent two word lines WLs are not arranged adjacently in a vertical direction and a horizontal direction. Since a potential difference applied between the adjacent transfer transistors can be reduced, an element separation area is reduced. Thus, the need of uselessly prolonging the distance between the transfer transistors is eliminated and the pattern occupancy area of the row decoder is reduced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-141477 (P2002-141477A)

(43)公開日 平成14年5月17日(2002.5.17)


(51) Int.Cl. ⁷		識別記号	FΙ			テーマコート*(参考)
H01L	27/10	481	H01L 2	7/10	481	5 F 0 O 1
	21/8247				434	5 F O 8 3
	27/115	•	29/78		371 5F101	
	29/788					
	29/792					
			審查請求	未請求	請求項の数8	OL (全 11 頁)
(21) 出願番		特願2000-333719(P2000-333719)	(71)出願人	000003078		
				株式会社	土東芝	
(22)出願日		平成12年10月31日(2000.10.31)		東京都洋	港区芝浦一丁目 3	L番1号
			(72)発明者	細野	告司 .	
				神奈川県	具川崎市幸区小 市	前東芝町1番地 株
				式会社员	東芝マイクロエレ	レクトロニクスセン
				ター内		
			(72)発明者	中村	慧	
				神奈川県	県川崎市幸区小 市	前東芝町1番地 株
				式会社》	東芝マイクロエレ	ノクトロニクスセン
			,	ター内		
			(74)代理人			
				弁理士	鈴江 武彦	(外6名)
						最終頁に続く

(54) 【発明の名称】 半導体記憶装置

(57)【要約】

【課題】転送トランジスタを適切な配置にすることによ って、転送トランジスタ間の距離を無駄に広げる必要が なくなり、ロウデコーダのパターン占有面積を小さくで きる半導体記憶装置を提供することを目的としている。 【解決手段】ロウデコーダ中に設けられた上下左右の転 送トランジスタ3のワード線のアドレスを連続しない割

付にすることによって、隣接する2本のワード線WLに 対応する2つの転送トランジスタ3を、縦方向及び横方 向に隣接して配置しないこと特徴としている。隣接する 転送トランジスタ間に印加される電位差を小さくできる ので、素子分離領域を小さくできる。よって、転送トラ ンジスタ間の距離を無駄に広げる必要がなくなり、ロウ デコーダのパターン占有面積を小さくできる。



【特許請求の範囲】

【請求項1】 電気的に書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、

前記メモリセルアレイにおける複数のワード線を有する ブロックを選択する選択手段と、

前記プロック内の複数のワード線への印加電圧が入力される複数のワード線駆動信号線と、

前記ワード線駆動信号線とメモリセル内ワード線との間 に接続され、前記ブロック選択手段の出力により制御さ れる複数の転送トランジスタとを具備し、

隣接する2本のワード線に対応する2つの転送トランジスタを、縦方向及び横方向にそれぞれ離隔して配置し、これら転送トランジスタ間に別のワード線に対応する転送トランジスタを配置したことを特徴とする半導体記憶 装置

【請求項2】 隣接して配置される転送トランジスタに 接続されるワード線のアドレスが2以上離れていること を特徴とする請求項1に記載の半導体記憶装置。

【請求項3】 前記プロック内の複数の転送トランジスタにおける、転送トランジスタのワード線側端子が向き合って配置される側の第1の素子分離領域幅は、転送トランジスタのワード線側端子とワード線駆動信号線側端子が向き合って配置される側の第2の素子分離領域幅よりも小さいことを特徴とする請求項1または2に記載の半導体配憶装置。

【請求項4】 電気的に書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、

前記メモリセルアレイにおける複数のワード線を有する ブロックを選択する選択手段と、

前記プロック内の複数のワード線への印加電圧が入力される複数のワード線駆動信号線と、

ワード線駆動信号線とメモリセル内ワード線との間に接 続され、前記プロック選択手段の出力により制御される 複数の転送トランジスタとを具備し、

前記ブロック内の複数の転送トランジスタにおける、転送トランジスタのワード線側端子が向き合って配置される側の第1の素子分離領域幅は、転送トランジスタのワード線側端子とワード線駆動信号線側端子が向き合って配置される側の第2の素子分離領域幅より小さいことを特徴とする半導体記憶装置。

【請求項5】 前記プロック内の複数の転送トランジスタのワード線側端子からそれぞれのワード線への引き出し配線は、メモリセルアレイ中のワード線と同じ並びとなるように引き出されることを特徴とする請求項1万至4いずれか1つの項に記載の半導体記憶装置。

【請求項6】 前記プロック内の複数の転送トランジスタのワード線側端子からそれぞれのワード線への引き出し配線は、ワード線を形成する配線より1つ上層の金属配線であることを特徴とする請求項1乃至5いずれか1つの項に記載の半導体記憶装置。

- 【請求項7】 電気的に書き換え可能な不揮発性メモリ

セルが配列されたメモリセルアレイと、

前記メモリセルアレイのロウアドレス、あるいはロウア ドレスのプリデコード信号をデコードするデコード部 と

上記デコード部から出力されるデコード信号が供給されるプースター部と、

上記プースター部の出力信号でオン/オフ制御され、メ モリセルアレイ中の選択されたプロックに選択信号を供 10 給する転送トランジスタとを具備し、

上記ブロック内の複数の転送トランジスタのワード線側 端子からそれぞれのワード線への配線を、ワード線を形 成する配線より1つ上層の金属配線のみで引き出すこと を特徴とする半導体記憶装置。

【請求項8】 前記メモリセルアレイは、複数のブロックに分割され、前記ブロックの各々は、各々のゲートが前記転送トランジスタの電流通路の一端に接続された第1,第2の選択トランジスタと、前記第1,第2の選択トランジスタ間に電流通路が直列接続され、ゲートが前記転送トランジスタの電流通路の一端にそれぞれ接続されたメモリセルとを備えることを特徴とする請求項7に記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体記憶装置に関し、特にロウデコーダ内の転送トランジスタの配置に係り、NAND型フラッシュメモリ等の不揮発性メモリに使用されるものである。

[0002]

【従来の技術】図7は、従来の半導体記憶装置について 説明するためのもので、NAND型フラッシュメモリに おけるロウデコーダとメモリセルアレイの一部を抽出し て示している。ロウアドレス、あるいはロウアドレスの プリデコード信号A0, A1, …, Amは、デコード部 1に供給されてデコードされ、このデコード部1により メモリセルアレイ中の1つのNANDセルブロック4が 選択される。上記デコード部1から出力されるデコード 信号は、ブースター部2に供給される。このブースター 部2は、選択されたブロック4内にのみ、ワード線のア 40 ドレスに対応したワード線駆動信号CG0~CGi及び 選択ゲート駆動信号SG1、SG2を供給するために、 転送トランジスタ3のゲート5を制御している。プロッ ク4が選択状態の時、ブースター部2はデコード部1か ら出力されるデコード信号により、転送トランジスタ3 のゲート5に所定の電圧を印加してオン状態にし、プロ ック4が非選択状態の時は、転送トランジスタ3のゲー ト5を接地レベルとしてオフ状態にする。

【0003】NAND型メモリにおける1つのNAND セル4aは、ゲートが選択ゲート線SGS, SGDに接 50 続された2つの選択トランジスタS1, S2と、これち 電されている。

選択トランジスタS1, S2間に電流通路が直列接続さ れ、ゲートがそれぞれワード線WLO~WLiに接続さ れたメモリセルMCO~MCiとから構成されている。 上記選択トランジスタS1の電流通路の一端は、ソース 線CELSRCに接続され、上記選択トランジスタS2 の電流通路の一端は、ピット線BL0~BLjに接続さ

【0004】そして、ロウアドレス、あるいはロウアド レスのプリデコード信号AO, A1, …, AmによりN ANDセルブロック4が選択され、更にNANDセル4 a内のワード線のアドレスが選択されると、個々のメモ リセルMCO~MCiにアクセスすることができる。

れる。

【0005】図8は、上記NAND型フラッシュメモリ の書き込み時における各信号の波形図を示している。ま た、図9(a), (b) はそれぞれ、上記NANDセル 4 a の断面構成と、書き込み時のNANDセル4 a 内の ·バイアス条件を示しており、(a) 図は"0"の書き込 み(Program)時、(b) 図は"1"の書き込み時であ る。図9(a), (b)では、メモリセル12が選択セ ルとなっており、ワード線WL2が選択ワード線 (W L)となる。その他のメモリセルは全て非選択セルとな るが、図8におけるワード線WL1とWL3は隣接非選 択ワード線(WL)、その他が非選択ワード線(WL) となる。また、この図8に示す書き込み方式において は、書き込みを行う前は、NAND内セル4aは消去状 態 (メモリセルのしきい値電圧が負)となっている。

【0006】メモリセルにデータ書き込む場合には、ま ず、ビット線BLに書き込みデータを転送する。NAN D型フラッシュメモリでは、1本のワード線で選択され より、書き込み速度を高速化しており、同時に書き込む 単位、例えば512パイト分のデータラッチを有してい る。これらのデータラッチから、"1" 書き込みセルに は、ビット線にVddが転送され、"0"費き込みのセ ルにはビット線に0 V が転送される。また、書き込みを 行うワード線を有する選択プロックにおいては、ロウデ コーダ用駆動電圧VRDECが印加されると、転送トラ ンジスタ3のゲート5にもこのロウデコーダ用駆動電圧 VRDEC以上の電圧、例えば22Vが印加される。

【0007】これにより、選択NANDセルにおいて は、選択トランジスタ15のゲートにVddが印加さ れ、NANDセル4a内のチャネルがビット線BLから プリチャージされる。

【0008】次に、非選択ワード線に10V程度のVP ASS電位を印加する。

【0009】図9(a)に示すように、"0"書き込み では、選択メモリセル12から選択トランジスタ15ま でのメモリセル13,14,…は、しきい値電圧が負で あるため導通しており、チャネル電位は0Vに保持され

は、選択トランジスタ15は、ピット線BLがVdd、 ゲートがVdd、NANDセル側のソースが「Vdd-Vt」に充電されてカットオフしているため、NAND セル内のチャネル電位は、非選択ワード線の電位の上昇 に伴い、容量カップリングにより昇圧される。従って、 チャネル電位Vch1及びVch3は、非選択ワード線 の電位VPASSに応じた電位に持ち上げられる。この 際、チャネル電位Vch2は、ワード線WL1,WL 2、WL3が0Vであるため、それらによる電位の変化 10 はないが、チャネル電位VchlとVch3の上昇に伴 い、メモリセル11と13のしきい値落ち電圧程度に充

【0010】次に、選択ワード線WL2に、20V程度 の書き込み電圧VPGMを印加する。

【0011】図9(a)の"0"書き込みセルにおいて は、メモリセル12のチャネルとピット線BLがOVで 導通した状態を保持するため、ワード線WL2とチャネ ル間に20Vの電位差がつき、浮遊ゲートにチャネルか ら電子が注入されて、しきい値電圧が高くなり書き込み 20 が行われる。図9 (b) の"1" 書き込みセルにおいて は、メモリセル12のチャネル電位がメモリセル11と 13の負のしきい値落ちの電位に充電されたフローティ ングの状態から、ワード線WL2の昇圧により、より高 い電位のフローティング状態に変化する。ワード線WL 2の電位変化に伴って、メモリセル12のチャネル電位 も高くなるため、チャネルから浮遊ゲートへの電子の注 入はほとんど行われず、書き込み前の状態を保持する。 【0012】このようにして、"0"書き込みと"1" 書き込み(非書き込み)が行われる。よって、ロウデコ るメモリセルに対し、一括に書き込み動作を行うことに 30 ーダは、これらのワード線電圧を選択的に転送する必要 がある。

> 【0013】ここで、従来のロウデコーダにおける転送 トランジスタ3部のレイアウトイメージを図10に示 す。図面及び説明を簡略化するため、ここでは、転送ト ランジスタ3が8個の場合について示している。

【0014】Yt, Yd間の距離は、NANDセル4a のサイズによって決まるサイズであり、図10では転送 トランジスタ3を2段積みにして配置している。各転送 トランジスタ3は、p型基板上に形成されたNMOSト 40 ランジスタとなっており、ソース・ドレイン領域は書き 込み電圧及び消去電圧の印加に対して充分な耐圧を持つ 構造になっている。

【0015】上記図10に示したような転送トランジス タ3の配置において、前述の書き込み方式でのバイアス 状態を図11に示す。図11においては、ワード線WL 3が選択ワード線となっている。 隣接非選択ワード線 は、ワード線WL2とWL4である。

【0016】この時、ワード線駆動信号CG2とCG3 が供給される転送トランジスタ間との距離X1は、ソー る。一方、図9(b)に示すように、"1"書き込みで 50 ス・ドレイン領域間に20V、ゲートに20V以上の電 圧が印加されたフィールドトランジスタにおいて、所定 のリーク電流以下の条件を満たす大きさとしなければな らない。また、ワード線駆動信号CG3とCG4が供給 される転送トランジスタ間の距離Y1は、p型基板上の 素子分雕領域を挟んだ、n型拡散層領域間に20Vが印 加されたときに、所定のリーク電流以下の条件を満たす 大きさとしなければならない。上記距離X1について は、転送トランジスタ3のゲート5がp型素子分離領域 上でフィールドトランジスタのゲートとなっているが、 良く、その場合は、Y1の条件に近づく。

【0017】この場合、距離YBが大きく、距離Y1を 充分離した上で図11のような配置ができる場合は良い が、距離X1が大きい場合には、ロウデコーダの横幅が 大きくなる。また、メモリセルの微細化により、距離Y Bが著しく小さくなると、図11のような2段積では描 けなくなり、転送トランジスタ3を横並びにする数が増 えて、ロウデコーダの横幅が顕著に大きくなる可能性が ある。

[0018]

【発明が解決しようとする課題】上記のように従来の半 導体記憶装置では、メモリセルの制御ゲートに書き込み 電圧や消去電圧を印加するロウデコーダ内の転送トラン ジスタには、書き込み、消去電圧に対して充分な耐圧を 有するサイズの大きなものが必要となる。また、大きな 素子分離領域も必要になり、この結果ロウデコーダのパ ターン占有面積が大きくなるという問題があった。

【0019】この発明は上記のような事情に鑑みてなさ れたもので、その目的とするところは、転送トランジス タを適切な配置にすることによって、転送トランジスター 間の距離を無駄に広げる必要がなくなり、ロウデコーダ のパターン占有面積を小さくできる半導体記憶装置を提 供することにある。

[0020]

【課題を解決するための手段】この発明の請求項1の半 導体記憶装置は、電気的に書き換え可能な不揮発性メモ リセルが配列されたメモリセルアレイと、前記メモリセ ルアレイにおける複数のワード線を有するプロックを選 択する選択手段と、前記プロック内の複数のワード線へ の印加電圧が入力される複数のワード線駆動信号線と、 前記ワード線駆動信号線とメモリセル内ワード線との間 に接続され、前記ブロック選択手段の出力により制御さ れる複数の転送トランジスタとを具備し、隣接する2本 のワード線に対応する2つの転送トランジスタを、縦方 向及び横方向にそれぞれ離隔して配置し、これら転送ト ランジスタ間に別のワード線に対応する転送トランジス タを配置したことを特徴としている。

【0021】請求項2に記載したように、請求項1の半 導体記憶装置において、隣接して配置される転送トラン ジスタに接続されるワード線のアドレスが2以上離れて 50 ゲートが前記転送トランジスタの電流通路の一端に接続

いることを特徴とする。

【0022】請求項3に記載したように、請求項1また は2に記載の半導体記憶装置において、前記ブロック内 の複数の転送トランジスタにおける、転送トランジスタ のワード線側端子が向き合って配置される側の第1の素 子分離領域幅は、転送トランジスタのワード線側端子と ワード線駆動信号線側端子が向き合って配置される側の 第2の素子分離領域幅よりも小さいことを特徴とする。

【0023】また、この発明の請求項4の半導体記憶装 ゲート5を各転送トランジスタ3間で分離して描いても 10 置は、電気的に書き換え可能な不揮発性メモリセルが配 列されたメモリセルアレイと、前記メモリセルアレイに おける複数のワード線を有するプロックを選択する選択 手段と、前記プロック内の複数のワード線への印加電圧 が入力される複数のワード線駆動信号線と、ワード線駆 動信号線とメモリセル内ワード線との間に接続され、前 記プロック選択手段の出力により制御される複数の転送 トランジスタとを具備し、前記プロック内の複数の転送 トランジスタにおける、転送トランジスタのワード線側 端子が向き合って配置される側の第1の素子分離領域幅 20 は、転送トランジスタのワード線側端子とワード線駆動 信号線側端子が向き合って配置される側の第2の素子分 離領域幅より小さいことを特徴としている。

> 【0024】請求項5に記載したように、請求項1乃至 4いずれか1つの項に記載の半導体記憶装置において、 前記ブロック内の複数の転送トランジスタのワード線側 端子からそれぞれのワード線への引き出し配線は、メモ リセルアレイ中のワード線と同じ並びとなるように引き 出されることを特徴とする。

【0025】請求項6に記載したように、請求項1乃至 5いずれか1つの項に記載の半導体記憶装置において、 前記プロック内の複数の転送トランジスタのワード線側 端子からそれぞれのワード線への引き出し配線は、ワー ド線を形成する配線より1つ上層の金属配線であること を特徴とする。

【0026】更に、この発明の請求項7の半導体記憶装 置は、電気的に書き換え可能な不揮発性メモリセルが配 列されたメモリセルアレイと、前記メモリセルアレイの ロウアドレス、あるいはロウアドレスのプリデコード信 号をデコードするデコード部と、上記デコード部から出 40 力されるデコード信号が供給されるプースター部と、上 記ブースター部の出力信号でオン/オフ制御され、メモ リセルアレイ中の選択されたプロックに選択信号を供給 する転送トランジスタとを具備し、上記ブロック内の複 数の転送トランジスタのワード線側端子からそれぞれの ワード線への配線を、ワード線を形成する配線より1つ 上層の金属配線のみで引き出すことを特徴としている。 【0027】請求項8に記載したように、請求項7の半 導体記憶装置において、前記メモリセルアレイは、複数 のブロックに分割され、前記ブロックの各々は、各々の

8

された第1, 第2の選択トランジスタと、前記第1, 第 2の選択トランジスタ間に電流通路が直列接続され、ゲ ートが前記転送トランジスタの電流通路の一端にそれぞ れ接続されたメモリセルとを備えることを特徴とする。 【0028】上記請求項1のような構成によれば、ロウ デコーダの同一ブロック内の転送トランジスタ間に印加

される電位差を小さくすることができ、素子分離領域を 小さくすることができる。この結果、ロウデコーダのパ ターン占有面積を小さくできる。

【0029】請求項2に示すように、同一ブロック内の 転送トランジスタ間に印加される電位差を小さくするに は、隣接して配置される2つの転送トランジスタのワー ド線のアドレスが2個以上離れていれば良い。

【0030】請求項3に示すように、転送トランジスタ 間に印加される電位差が小さいところは素子分離領域を 小さくし、電位差が大きいところは素子分離領域を大き くすることにより、無駄に素子分離領域を大きくするこ となく、最適なロウデコーダのサイズにすることができ

【0031】また、請求項4のような構成によれば、ロ ウデコーダの同一プロック内の転送トランジスタが3段 積み以上の配置となった場合に、転送トランジスタ間に 印加される電位差が小さいところは素子分離領域を小さ くし、電位差が大きいところは素子分離領域を大きくす ることにより、無駄に素子分離領域を大きくすることな く、最適なロウデコーダのサイズにすることができる。 しかも、転送トランジスタのワード線側端子とワード線 駆動信号端子が向き合う素子分離領域において大きな電 位差が生ずる場合があり、この素子分離領域を大きくす ることは避けられないが、それ以外の部分においては、 転送トランジスタの素子分離領域に印加される電位差を 小さくするようにアドレスを割り付けることによって、 最適なロウデコーダのサイズにできる。

【0032】請求項5に示すように、引き出し配線の並 びと、メモリセルアレイ中のワード線の並びを同じにす ることにより、ルールが最も厳しいワード線と引き出し 配線の接続を容易にすることができる。

【0033】請求項6に示すように、引き出し配線を、 ワード線を形成する配線より1つ上層の金属配線のみで レイアウトすることにより、金属配線のつなぎ替えをな くし、ワード線への不要なプロセスダメージを軽減する ことができる。

【0034】請求項7に示すような構成によれば、転送 トランジスタのワード線側端子から、ワード線に至るま での引き出し配線を、ワード線を形成する配線より1つ 上層の金属配線のみでレイアウトするので、金属配線の つなぎ替えをなくすことができ、ワード線、すなわち不 揮発性メモリの制御ゲートへの不要なプロセスダメージ を軽減することができる。

【0035】請求項8に示すように、メモリセルアレイ 50 レイ中のワード線ピッチは、最もルールが微細化されて

としては、第1, 第2の選択トランジスタと、前記第 1, 第2の選択トランジスタ間に電流通路が直列接続さ れ、ゲートが前記転送トランジスタの電流通路の一端に それぞれ接続されたメモリセルとを備える構造が適用で きる。

[0036]

【発明の実施の形態】以下、この発明の実施の形態につ いて図面を参照して説明する。

[第1の実施の形態] 図1は、この発明の第1の実施の 10 形態に係る半導体記憶装置について説明するためのもの で、本実施の形態における転送トランジスタの配置を示 すパターン平面図である。図1では、図10に示した従 来の配置例に対して、転送トランジスタ3のワード線の アドレスに対する割付を変更しており、上下左右の転送 トランジスタ3におけるワード線のアドレスを連続しな い割付にすることによって、図2に示すように20Vの 大きな電位差がかかる場所をなくしている。

【0037】すなわち、図2の転送トランジスタの下段 の並びを、CG1 (WL1), CG3 (WL3), CG O(WLO), CG2(WL2)とすることで、X方向 の転送トランジスタ間で、どのワード線が選択された場 合にも、10Vの電位差で済むようにしている。また、 上段の並びをCG5 (WL5), CG7 (WL7), C G4 (WL4), CG6 (WL6) とすることにより、 同様にそれらのX方向の転送トランジスタ間の電位差が 10 Vに抑えられるとともに、Y方向のトランジスタ間 においても、Y2, Y3部位に示すように10Vの電位 差で抑えるようにしている。

【0038】従って、図8及び図9 (a), (b) に示 30 したような書き込み方式を行う場合において、ロウデコ ーダにおける転送トランジスタ周りのサイズ、例えば素 子分離領域の幅を10 V以上の耐圧を持つように設計す れば良く、従来に比して狭くすることができる。

【0039】なお、転送トランジスタ3のワード線のア ドレスの割付は、図1及び図2は一例であり、上下、左 右の転送トランジスタ3のアドレスが連続しなければ、 異なる割り付け方でも構わない。

【0040】特に、実際のレイアウトにおいては、各転 送トランジスタ3のワード線側端子からワード線に引き 40 出す配線のルールにより、図1のような割り付けができ ない場合があるので、配線の通し方を考えてアドレス割 り付けを適宜最適化することになる。

【0041】図1は、転送トランジスタ3の各ワード線 側端子から、タングステン配線により、メモリセル側へ 配線が引き出されるパターンをイメージしたものであ る。図1に示すように、ワード線のアドレスと同一の並 びになるようにタングステン配線で引き出された先でメ モリセルアレイ中のワード線を形成するポリシリコン配 線あるいはポリサイド配線に接続される。メモリセルア

いるため、転送ゲートからの引き出し配線とワード線の 配線との接続を容易にするためには、並びを一致させる 必要がある。また、この引き出し配線は、メモリセルの 制御ゲートであるワード線配線層(この場合、ポリシリ コン配線あるいはポリサイド配線) にできるだけ近い金 属配線層のみでワード線に引き出すことが望ましい。な ぜなら、他の金属配線へのつなぎ替えが増えると、不揮 発性メモリの制御ゲートであるワード線がフローティン グのまま、ヴィアコンタクトプロセスを経過することに なり、メモリセルへ不要なプロセスダメージを与える可 能性があるからである。よって、複数の転送トランジス タからワード線への引き出し配線が交差することなく、 例えば図1に示すような引き出し方法で、前述のアドレ ス割り付けを実現するのが望ましい。

【0042】上述したように、転送トランジスタを適切 な配置にすることによって、転送トランジスタ間の距離 を無駄に広げる必要がなくなり、ロウデコーダのパター ン占有面積を小さくできる。

【0043】[第2の実施の形態]図3は、この発明の るためのもので、16個のメモリセルが直列接続された NANDセルに対する転送トランジスタの配置例を示し ている。図3の配置から明らかなように、図1及び図2 と同様にアドレスの割り付けが上下左右で連続していな い。しかも、この第2の実施の形態では、上下、左右だ けでなく、上下の斜め方向も含めてワード線のアドレス が連続しないアドレスの割り付けとなっている。

【0044】従って、本第2の実施の形態によれば、1 6個のメモリセルが直列接続されたNANDセルであっ ても転送トランジスタを適切な配置にでき、転送トラン ジスタ間の距離を無駄に広げる必要がなくなり、ロウデ コーダのパターン占有面積を小さくできる。

【0045】[第3の実施の形態]図4は、この発明の 第3の実施の形態に係る半導体記憶装置について説明す るためのもので、1つのNANDセルに対応する転送ト ランジスタが3段に積まれる場合の配置例を示してい る。NAND型メモリセルは、前述のように直列に接続 されるメモリセルと2つの選択トランジスタにより構成 されており、2つの選択トランジスタが1つのメモリセ ルに対するオーバーヘッドとなっている。よって、セル アレイを小さくするには、選択トランジスタが含まれる 割合をメモリセル8個に1個、メモリセル16個に1個 と減らすことが1つの有効な手段となる。

【0046】しかし、メモリセルの直列接続数が増えた 場合には、距離YBも大きくなるので、Y方向に積む転 送トランジスタの数を増やして、ロウデコーダのX方向 の幅を小さくすることが必要となる。この場合、図1万 至図3と異なり、転送トランジスタのCG0、CG1, CGi端子と、他の転送トランジスタのワード線側端子 が向き合う部位ができる。

【0047】図1乃至図3では、上段と下段で転送トラ ンジスタのワード線側端子が向き合い、YtとYdでは 折り返しパターンとなっていた。

【0048】この場合、図5に示す非選択プロックの消 去状態において、中段のCGO, CG1~CGi端子は 0 V、上段のワード線側端子は20 Vというパイアス状 態が存在する。

【0049】なぜなら、消去時には、選択ブロックのワ ード線を0Vにするため、CGO, CG1~CGiに 10 は、全て0 Vが印加される。非選択プロックにおいて は、転送トランジスタ3のゲート5が接地されているた め、ワード線側ノードはフローティングになる。消去時 のバイアス状態は、セルpウェルに20Vが印加され、 選択プロックにおいては、全ワード線がOVになり、メ モリセルの制御ゲートとセルpウェル間に20Vが印加 されることにより、浮遊ゲートから電子が放出される (図6 (a) 参照)。

【0050】なお、図6(a)は消去時、図6(b)は 書き込み時の動作を模式的に示す断面図であり、510 第2の実施の形態に係る半導体記憶装置について説明す 20 は制御ゲート(ワード線)、511は浮遊ゲート、51 2はソース・ドレイン領域、513はセルpウェルであ る。また、図6 (c) は書き込み前と書き込み後のメモ リセルのしきい値分布を示している。

> 【0051】一方、非選択ブロックにおいては、ワード 線がフローティングになるため、セルpウェルに20V が印加されると、容量カップリングによりフローティン グのワード線電位が同時に持ち上がるため、メモリセル の制御ゲートとセルpウェル間に消去に充分な電位差が つかず、消去されない。

【0052】従って、図5の非選択プロックにおいて は、中段と上段との間で、転送トランジスタ間に20V 近い電位差が生ずる。このような場合には、この距離Y 4は大きくする必要があるので、下段と中段の間の素子 分雕領域の距離Y2またはY3よりY4を大きくする。 逆に距離Y4とY2またはY3の素子分離領域を個別に 最適化したサイズにすることによって、転送トランジス 夕領域のサイズを小さくすることができる。

【0053】以上第1乃至第3の実施の形態を用いてこ の発明の説明を行ったが、この発明は上記各実施の形態 40 に限定されるものではなく、実施段階ではその要旨を逸 脱しない範囲で種々に変形することが可能である。ま た、上記各実施の形態には種々の段階の発明が含まれて おり、開示される複数の構成要件の適宜な組み合わせに より種々の発明が抽出され得る。例えば各実施の形態に 示される全構成要件からいくつかの構成要件が削除され ても、発明が解決しようとする課題の欄で述べた課題の 少なくとも1つが解決でき、発明の効果の欄で述べられ ている効果の少なくとも1つが得られる場合には、この 構成要件が削除された構成が発明として抽出され得る。

[0054] 50

11

【発明の効果】以上説明したように、この発明によれば、転送トランジスタを適切な配置にすることによって、転送トランジスタ間の距離を無駄に広げる必要がなくなり、ロウデコーダのパターン占有面積を小さくできる半導体記憶装置が得られる。

【図面の簡単な説明】

【図1】この発明の第1の実施の形態に係る半導体記憶 装置について説明するためのもので、本実施の形態にお ける転送トランジスタの配置を示すパターン平面図。

【図2】図1に示した転送トランジスタの配置における 転送トランジスタ間の電位差について説明するためのパ ターン平面図。

【図3】この発明の第2の実施の形態に係る半導体記憶装置について説明するためのもので、16個のメモリセルが直列接続されたNANDセルに対する転送トランジスタの配置例を示すパターン平面図。

【図4】この発明の第3の実施の形態に係る半導体記憶装置について説明するためのもので、1つのNANDセルに対応する転送トランジスタが3段に積まれる場合の例を示すパターン平面図。

【図5】図4に示した転送トランジスタの配置における 非選択プロックの消去動作時の状態において、転送トラ ンジスタ間の電位差について説明するためのパターン平 面図。

【図6】消去時と書き込み時の動作を模式的に示すための図。

【図7】従来の半導体記憶装置について説明するためのもので、NAND型フラッシュメモリにおけるロウデコ

ーダとメモリセルアレイの一部を抽出して示す回路図。

【図8】NAND型フラッシュメモリの書き込み時における各信号の波形図。

【図9】NANDセルの断面構成と、書き込み時のNA NDセル内のバイアス条件を示す図。

【図10】転送トランジスタを2段積みにして配置した場合のパターン平面図。

【図11】図10に示した書き込み方式でのバイアス状態を示すパターン平面図。

10 【符号の説明】

1…デコード部、

2…ブースター部、

3…転送トランジスタ、

4…NANDセルプロック、

4 a…NANDセル、

5…転送トランジスタのゲート、

A 0, A 1, …, A m … ロウアドレス、あるいはロウア ドレスのプリデコード信号、

S1、S2、16、15…選択トランジスタ、

20 SGS, SGD…選択ゲート線、

SG1, SG2…選択ゲート駆動信号、

CG0~CGi…ワード線駆動信号、

WL0~WLi…ワード線、


BL0~BLi…ビット線、

CELSRC…ソース線、


MC0~MCi, 10~15…メモリセル、

VRDEC…ロウデコーダ用駆動電圧。


【図1】




【図2】




【図3】




[図4]





【図5】




[図6]









[図9]







[図7]




[図8]



【図10】



[図11]



フロントページの続き

(72) 発明者 今宮 賢一

神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン ター内

(72)発明者 田中 智晴

神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン ター内

Fターム(参考) 5F001 AA01 AB08 AC02 AD53 AD60

AE02

5F083 EP02 EP23 EP32 EP76 ER03 ER09 ER14 ER19 ER22 GA09

LA05

5F101 BA01 BB05 BC02 BD34 BD35

BE05